Este trabajo describe el desarrollo de parte de la electr´onica elaborada para el diseño de un escáner de Tomografíıa de Emisión de Positrones (PET) denominado Petete. Dicho escáner debe identificar offline los eventos de coincidencia y utilizar la técnica de ToF (Time of Flight) para descartar el ruido de fondo, lo cual permite contribuir a la mejora de la relación señal-ruido (SNR) y por lo tanto al aumento de la calidad de las imágenes médicas. El principal uso del escáner PET será en la investigación para el estudio y prueba de diferentes detectores para la mejora de las prestaciones del escáner PET en términos de resolución espacial, tiempo de adquisición (lo cual implica la reducción del tiempo de exposición del paciente a la radiación), la sensibilidad y calidad de imagen. El escáner conste en 16 módulos de detectores, basados en fotomultiplicadores de silicio, contando con un total de 1024 canales. Para poder recoger la información de ToF, la electrónica de proximidad (Front-end) debe registrar el tiempo de llegada de los eventos válidos detectados con una precisión del orden de cientos de picosegundos. Dado el número no despreciable de canales, y el reducido espacio disponible, la electrónica Front-end debe estar basada en un circuito integrado de aplicación específica (ASIC). Cada módulo de detectores se ubica en una tarjeta denominada tarjeta híbrida, que contiene al menos un ASIC para el registro del tiempo de llegada. Para el presente trabajo se han identificado y trabajado con dos ASICs que se adecúan a las necesidades del escáner: el Vata64hdr16 y el STiC. La electrónica desarrollada consta de dos partes: Por una parte se ha desarrollado completamente el sistema de adquisición de datos que realiza la lectura de los detectores de silicio, incluyendo tanto el hardware como el firmware necesario. Esta tarjeta de adquisición es la encargada de controlar los ASICs, realizar proceso de adquisición de datos, gestionar la comunicación con el ordenador y llevar a cabo la transferencia de datos. Para cubrir el escáner completo, son necesarias en total cuatro tarjetas de adquisición de datos que deben trabajar en paralelo, cubriendo cada una un total de 256 canales. El sistema se controla por un programa software diseñado para esta aplicación e instalado en un ordenador. El sistema de adquisici´on de datos está diseñado para que sea compacto, flexible, rápido y adaptable a las ASICs mencionadas. Por otra parte, es importante destacar que una parte del presente trabajo se ha dedicado al desarrollo de parte de la electrónica digital de STiC. Este trabajo se ha desarrollado en la Universidad de Heidelberg (Alemania) y ha permitido profundizar en el desarrollo de un sistema de adquisici´on de datos en este caso desde el punto de vista de la síntesis de un ASIC. La electrónica y el software implementado en el sistema satisfacen completamente las necesidades del escáner Petete, lo que constituye un sistema multi-configurable con transmisión de datos rápida a través de Gigabit Ethernet. El diseño se ha realizado de forma que se pueden seleccionar diferentes configuraciones, tales como diferentes modos de lectura, diferentes opciones de prueba y configuraci´on separada para cada tarjeta híbrida. Las pruebas experimentales llevadas a cabo verifican el comportamiento funcional correcto de todos los sub-sistemas, tales como ADC, DAC, TDC, triggers, señales de control, comunicación y otros, como se explica en la memoria presentada. Está previsto que el sistema sea utilizado para la investigación en el laboratorio de diferentes sensores de silicio y centelladores, dado que el sistema se ha diseñado de formare configurable y fácil de adaptar con los nuevos detectores. Hasta este momento la tarjera HDRDAQ se ha testado con dos tarjetas híbridas con 64 canales cada uno. En un futuro próximo están previstas las pruebas del sistema completo con cuatro tarjetas hibridas y con cuatro módulos detectores. Otras pruebas planeadas son el uso de varias tarjetas HDRDAQ en paralelo trabajando de modo sincronizado para cubrir el número de módulos detectores del scanner completo. La estructura del presente trabajo es la siguiente: En el primer capítulo se han estudiado las características de los detectores, además de describir el escáner Petete y definir los requerimientos del sistema de adquisición de datos. En el capítulo dos se ha dado una introducción a los fotomultiplicadores de silicio y a las características de los ASICs con los que se ha trabajado: el Vata64hdr16 y el STiC. Además también se ha llevado a cabo el desarrollo de las tarjetas hibridas que forman los módulos del escáner PET. El capítulo 3 se centra en el chip STiC y en el desarrollo de la electrónica digital del diseño ASIC que se ha llevado a cabo. En el capítulo 4 se desarrolla de forma detallada la electrónica de adquisición que lleva a cabo el proceso de control de los chips y la comunicación con el ordenador. Para el diseño de tarjeta de adquisición se ha tenido en cuenta la geometría del escáner, el número de las tarjetas hibridas necesarias que hay que controlar y los requisitos específicos de los ASICs. Para controlar el escáner y la electrónica desde el ordenador se ha desarrollado un programa específico. El capítulo 5 est´a dedicado al desarrollo firmware realizado, y el cap´ıtulo 6 se describe brevemente el software. El ultimo capitulo se ha dedicado al desarrollo de las pruebas en el laboratorio para verificar la funcionalidad de sistema con sus diferentes partes como el software, electrónica y detectores. Finalmente se incluyen las conclusiones del trabajo completo.