El Gran Colisionador de Hadrones (LHC) es uno de los experimentos más grandes en el mundo. El LHC ha sido diseñado para explorar las fronteras de la física, descubriendo el bosón de Higgs en el año 2012 a través de una colaboración compuesta por más de 7,000 científicos e ingenieros. Durante el año 2026 el acelerador LHC sufrirá una actualización que dará paso al nuevo acelerador High Luminosity LHC (HL-LHC). El nuevo acelerador aumentará la luminosidad instantánea en un factor 5 comparado con el actual LHC y hasta un factor 10 la lumninosidad integrada. El diseño del HL-LHC y la consecuente actualización de los experimentos instalados en él, representa un desafío tecnológico excepcional. Este nuevo acelerador conlleva el desarrollo de nuevas tecnologías de aceleradores como imanes superconductores y cavidades, así como sistemas electrónicos que permiten adquirir y procesar la extraordinaria cantidad de datos que se generarán. Esta tesis se desarrolla dentro del marco del proyecto Demonstrator. Este proyecto pretende la evaluación y cualificación del funcionamiento de la electrónica de adquisición para el HL-LHC antes de su instalación en el subdetector ATLAS Tile Calorimeter. El proyecto Demonstrator no sólo abarca programas de pruebas de la nueva electrónica con haces de partículas (testbeam), sino la instalación de un módulo Demonstrator dentro del detector ATLAS incluyendo nuevos desarrollos electrónicos llevados a cabo para el HL-LHC. El módulo Demonstrator ha sido probado en varias campañas de evaluación con haces de partículas. Este módulo consta de 4 estructuras mecánicas de aluminio (mini-drawers) donde cada una alberga 12 fotomultiplicadores, una tarjeta MainBoard y una tarjeta DaughterBoard cuya función es la de transmitir las señales digitalizadas de los PMTs al sistema de adquisición fuera del detector. En la parte más alejada del detector se encuentra el Tile PreProcessor (TilePPr), que es el primer y más importante componente del sistema de adquisición de datos del detector ATLAS Tile Calorimeter en el HL-LHC. Este prototipo integra dos FPGAs de alta generación para la procesado de datos recibidos del módulo "Demonstrator". Además, el TilePPr es responsable de la distribución del reloj en todo el detector, así como de transmitir los comandos de configuraci ón para seleccionar los diferentes modos de operación del módulo. La comunicación con el detector se realiza a través de cuatro módulos ópticos QSFP que proporcionan un ancho de banda de 160 Gbps. En esta tesis se presenta el diseño del primer prototipo TilePPr diseñado para la operación y lectura del módulo Demonstrator, así como los desarrollos firmware que se han realizado para la tarjeta DaughterBoard y TilePPr, en especial para los enlaces ópticos de alta velocidad. Además esta tarjeta se ha utilizado durante tres campañas de pruebas con haces de partículas donde se ha demonstrado su correcto funcionamiento como sistema de adquisición y como sistema para la distribución del reloj. Este documento se estructura en siete capítulos. El primer capítulo introduce el detector Tile Calorimeter y el sistema de selección de eventos actualmente utilizado en el ATLAS. Especialmente se centra en el principio de operación del detector, ya que no cambiará en el HL-LHC. El segundo capítulo introduce al HL-LHC así como a las actualizaciones necesarias en el experimento ATLAS para poder cumplir con los nuevos requerimientos. También se detalla los desarrollos electrónicos para el HL-LHC dentro del marco del proyecto Demonstrator, describiendo, por tanto, los detalles técnicos de los sistemas de electrónica de front-end y back-end. El tercer capítulo trata el diseño de la tarjeta TilePPr. Presenta los requerimientos y elementos fundamentales que la componen. Se incluyen también los detalles del proceso de diseño, desde la concepción de la tarjeta hasta los detalles físicos de la misma, acompañados de simulaciones de integridad de la señal y pruebas de verificación realizadas sobre el prototipo final. En el cuarto capítulo se abarca una descripción de los módulos firmware, tanto para el front-end como para el back-end, necesarios para la operación del módulo Demonstrator. En este capítulo se pone un énfasis especial en el desarrollo de los enlaces de alta velocidad, así como los aspectos que se han tenido en cuenta durante su diseño para que proporcionen una latencia fija y determinista. En un quinto capítulo se detalla el desarrollo de herramientas digitales implementadas en FPGA para la monitorización de diferencias de fase entre relojes. Este capítulo detalla las técnicas de undersampling utilizadas actualmente para la medida de diferencias de fases, y se propone un nuevo circuito basado en técnicas de undersampling que mejoran las capacidades del original. Además se muestran los resultados experimentales obtenidos y se explica las aplicaciones e implementación del circuito propuesto en el TilePPr para la sincronización del módulo con el reloj del LHC y monitorización de diferencias de fase. El capítulo sexto, introduce a las pruebas realizadas con haces de hadrones donde se puede ver el conjunto de la electrónica del front-end y back-end. Además se muestran análisis de los datos obtenidos que permite la comparación entre la electrónica actual y la diseñada para el HL-LHC. Finalmente se incluyen las conclusiones de esta tesis, así como el trabajo futuro vinculado a la continuación de la línea de investigación presentada.The Large Hadron Collider (LHC) is one of largest particle accelerators in the world. It has been used to explore energy frontier physics since 2010, with a collaboration composed of more than 7,000 scientists from 60 different countries. After a major upgrade that will occur in the 2020s, the LHC will become the High Luminosity LHC (HL-LHC). The HL-LHC will increase the instantaneous luminosity by a factor 5 compared to the LHC. The integrated luminosity of the HL-LHC program will be 10 times the integrated luminosity of LHC. The R&D HL-LHC efforts involve a large community in Europe, but also in the US and Japan. The design of the HL-LHC and the consequent upgrade of the experiments at the HL-LHC represents an exceptional technological challenge. New accelerator technologies are under development such as superconducting magnets and cavities and high-throughput electronics to receive and process the extraordinary amount of data generated by the experiments. In addition, the new readout and trigger architecture planned for the ATLAS in the HL-LHC requires a complete redesign of the front-end and back-end electronics systems to cope with the new requirements in radiation levels, data bandwidth and clocking distribution. This thesis is focused on the development of readout electronics for the ATLAS experiment at the HL-LHC, particularly in the design of the Tile Preprocessor (TilePPr) prototype envisaged for the readout of the Tile Calorimeter and communication with the ATLAS trigger system. Chapters 1 and 2 present an introduction to the LHC and HL-LHC experiments, followed by an extensive review of the Tile Calorimeter and the plans for the ATLAS Phase II Upgrade for the HL-LHC. The TilePPr prototype hardware design is fully described in Chapter 3, followed by the result of signal integrity simulations that confirmed the correct design of the PCB. At the end of the chapter some experimental results obtained during the initial tests with the first prototypes are presented. Chapter 4 describes all the firmware developments implemented for the operation of the Demonstrator module in the TilePPr prototype and in the DaughterBoard. This chapter includes a detailed description of all the firmware blocks designed for the front-end and back-end electronics, focusing in the development of high-speed data links with fixed and deterministic latency. Chapter 5 presents the development of FPGA-based circuits for the precise measurement of phase differences between clocks. A phase measurement circuit, called OSUS, based on oversampling techniques is discussed. The experimental results with the OSUS circuit obtained from its implementation in the TilePPr prototype are presented here. The OSUS circuit permits the synchronization of the Demonstrator module and the LHC clock, as well as the monitoring of the phase stability of clocks with a precision of about 30 psRMS. Chapter 6 includes a description of the testbeam setup and some experimental physics results obtained. During these testbeam campaigns the TilePPr prototype was the main readout system in the back-end electronics operating the Demonstrator module. Finally, the conclusions and future plans for this work are given at the end of this document.